Static Timing Analysis Engineer

Крайний срок: 16 Май 2021

Условия контракта: Постоянный

Категория: Программирование

Тип вакансии: Полная ставка

Местонахождение: Ереван

Описание работы

Menta SAS is  setting up an office in Yerevan and looking for qualified engineers. For more information, please visit its website at:  www.menta-efpga.com/

Обязанности

Develop static timing analysis engine for new chip using C++ and Qt. Includes clock propagation, edge propagation, on chip variation, clock recovery.

Требования

ducation and Experience:

Master’s in electrical engineering

5 years EDA development (Synopsys preferred)

Required Knowledge:

Knowledge of SDC constraints, edge propagation, timing analysis techniques.

Graph theory knowledge (traversals, strongly connected components algorithm,

Dfs, bfs)

Knowledge of liberty library, sdf, verilog formats

Strong C++ skills

Требуемый уровень кандидата: Старший

Дополнительная информация

If interested, please email your last updated and detailed CV to [email protected] and [email protected]  Please indicate “Static Timing Analysis Engineer” in the subject line of your e-mail.

Пожалуйста, непременно укажите, что вы узнали о данной вакансии на staff.am.

Профессиональные навыки

Методы анализа времени

Поделитесь этой вакансией в соцсетях.